



易 灵 思

DSP原语介绍

钛金FPGA Ti60F225


国产化中高端FPGA领军厂商 —— 加速您的创芯！

易灵思(深圳)科技有限公司

2025.6

Herbert

DSP Block Diagram



- 乘法、加法、减法、累加、可变右移操作
- 单通道、双通道、四通道
- 浮点支持: bfloat16 模式运算, 并能实现FMA晕眩。
- 支持符号运算
- 支持级联
- 多个小块 (DSP12/24) 会被合并到同一个DSP48
- 接口寄存器参数可配
- 超高性能FMax可达1GHz

整数运算

- 单通道
- 双通道
- 四通道
- 相同模式DSP可级联

浮点模式

- BFLOAT16

Table 24: Bit Slicing by Mode

MODE	Multiplier Size	A	B	C	Shift	O
NORMAL	19 x 18	A[18:0]	B[17:0]	C[17:0]	C[3:0]	O[47:0]
DUAL	11 x 10	A[18:8]	B[17:8]	C[17:8]	C[7:4]	O[47:24]
	8 x 8	A[7:0]	B[7:0]	C[7:0]	C[3:0]	O[23:0]
QUAD	7 x 6	A[18:12]	B[17:12]	C[17:12]	C[15:12]	O[47:36]
	4 x 4	A[11:8]	B[11:8]	C[11:8]	C[11:8]	O[35:24]
	4 x 4	A[7:4]	B[7:4]	C[7:4]	C[7:4]	O[23:12]
	4 x 4	A[3:0]	B[3:0]	C[3:0]	C[3:0]	O[11:0]
BFLOAT	16 x 16	A[15:0]	B[15:0]	C[15:0]	N/A	O[47:0]

支持的原语：
DSP48、DSP24、DSP12

整数运算

- 单通道
- 双通道
- 四通道

浮点模式

- BFLOAT16

Table 25: Bfloat16 Format

15	14							7	6						0
Sign		Exponent								Fraction					

Table 26: FP32 Format

31	30							23	22																				0
Sign		Exponent								Fraction																			

BF16/FP32之间的区别，主要在尾数位被截断16位，在损失有限精度的前提下，保持了与FP32相同的动态表达范围。


➤ 如右图所示

➤ 三种不同原语

➤ DSP48

- 支持int和bf16
- 支持多通道
- 可并行计算不同通道

➤ DSP24/12: 支持int计算



```
EFX_DSP48 #(

    .MODE ("NORMAL"), // Normal mode
    .A_REG (0), // enable A-register
    .B_REG (0), // enable B-register
    .C_REG (0), // enable C-register
    .P_REG (0), // enable P-register
    .OP_REG (0), // enable OP-register
    .W_REG (0), // enable W-register
    .O_REG (0), // enable O-register
    .RST_SYNC (0), // set sync/async reset
    .SIGNED (1), // set signed/unsigned multiply
    .P_EXT ("ALIGN_RIGHT"), // left/right alignment for P
    .C_EXT ("ALIGN_RIGHT"), // left/right alignment for C
    .M_SEL ("P"), // select M-input to the adder
    .N_SEL ("C"), // select N-input to the adder
    .W_SEL ("X"), // select input to the shifter
    .CASCOUT_SEL ("W"), // select cascout
    .CLK_POLARITY (1), // clk polarity
    .CE_POLARITY (1), // ce polarity
    .RST_POLARITY (1), // rst polarity
    .SHIFT_ENA_POLARITY (1), // shift_ena polarity
    .ROUNDING ("RNE"), // rounding method
    .A_REG_USE_CE (1), // A-register use clock enable
    .B_REG_USE_CE (1), // B-register use clock enable
    .C_REG_USE_CE (1), // C-register use clock enable
    .OP_REG_USE_CE (1), // OP-register use clock enable
    .P_REG_USE_CE (1), // P-register use clock enable
    .W_REG_USE_CE (1), // W-register use clock enable
    .O_REG_USE_CE (1), // Oregister use clock enable
    .A_REG_USE_RST (1), // A-register use reset
    .B_REG_USE_RST (1), // B-register use reset
    .C_REG_USE_RST (1), // C-register use reset
    .OP_REG_USE_RST (1), // OP-register use reset
    .P_REG_USE_RST (1), // P-register use reset
    .W_REG_USE_RST (1), // W-register use reset
    .O_REG_USE_RST (1) // O-register use reset
)
dsp48_inst (
    .A (A), // 19-bit A input
    .B (B), // 18-bit B input
    .C (C), // 17-bit C input
    .CASCIN(0), // 48-bit cascin from another DSP block
    .OP (2'b00), // 2-bit operation mode
    .SHIFT_ENA(1'b1), // 1-bit shift_ena input
    .CLK (clk), // 1-bit clock
    .CE (ce), // 1-bit clock enable
    .RST (rst), // 1-bit reset
    .O (O), // 48-bit output
    .CASCOUT(), // 48-bit cascout, hard-wired to another DSP block
    .OVFL() // 1-bit overflow flag
);
```

```

EFX_DSP24 #(

    .A_REG (0), // enable A-register
    .B_REG (0), // enable B-register
    .C_REG (0), // enable C-register
    .P_REG (0), // enable P-register
    .OP_REG (0), // enable OP-register
    .W_REG (0), // enable W-register
    .O_REG (0), // enable O-register
    .RST_SYNC (0), // set sync/async reset
    .SIGNED (1), // set signed/unsigned multiply
    .P_EXT ("ALIGN_RIGHT"), // left/right alignment for P
    .C_EXT ("ALIGN_RIGHT"), // left/right alignment for C
    .M_SEL ("P"), // select M-input to the adder
    .N_SEL ("C"), // select N-input to the adder
    .W_SEL ("X"), // select input to the shifter
    .CASCOUT_SEL ("W"), // select cascout
    .CLK_POLARITY (1), // clk polarity
    .CE_POLARITY (1), // ce polarity
    .RST_POLARITY (1), // rst polarity
    .SHIFT_ENA_POLARITY (1), // shift_ena polarity
    .A_REG_USE_CE (1), // A-register use clock enable
    .B_REG_USE_CE (1), // B-register use clock enable
    .C_REG_USE_CE (1), // C-register use clock enable
    .OP_REG_USE_CE (1), // OP-register use clock enable
    .P_REG_USE_CE (1), // P-register use clock enable
    .W_REG_USE_CE (1), // W-register use clock enable
    .O_REG_USE_CE (1), // Oregister use clock enable
    .A_REG_USE_RST (1), // A-register use reset
    .B_REG_USE_RST (1), // B-register use reset
    .C_REG_USE_RST (1), // C-register use reset
    .OP_REG_USE_RST (1), // OP-register use reset
    .P_REG_USE_RST (1), // P-register use reset
    .W_REG_USE_RST (1), // W-register use reset
    .O_REG_USE_RST (1) // O-register use reset
)
dsp24_inst (
    .A (A), // 8-bit A input
    .B (B), // 8-bit B input
    .C (C), // 8-bit C input
    .CASCIN(0), // 24-bit cascadin from another DSP block
    .OP (2'b00), // 2-bit operation mode
    .SHIFT_ENA(1'b1), // 1-bit shift_ena input
    .CLK (clk), // 1-bit clock
    .CE (ce), // 1-bit clock enable
    .RST (rst), // 1-bit reset
    .O (O), // 24-bit output
    .CASCOUT(), // 24-bit cascout, hard-wired to another DSP block
);

```

```
EFX_DSP12 #(

    .A_REG (0), // enable A-register
    .B_REG (0), // enable B-register
    .C_REG (0), // enable C-register
    .P_REG (0), // enable P-register
    .OP_REG (0), // enable OP-register
    .W_REG (0), // enable W-register
    .O_REG (0), // enable O-register
    .RST_SYNC (0), // set sync/async reset
    .SIGNED (1), // set signed/unsigned multiply
    .P_EXT ("ALIGN_RIGHT"), // left/right alignment for P
    .C_EXT ("ALIGN_RIGHT"), // left/right alignment for C
    .M_SEL ("P"), // select M-input to the adder
    .N_SEL ("C"), // select N-input to the adder
    .W_SEL ("X"), // select input to the shifter
    .CASCOUT_SEL ("W"), // select cascout
    .CLK_POLARITY (1), // clk polarity
    .CE_POLARITY (1), // ce polarity
    .RST_POLARITY (1), // rst polarity
    .SHIFT_ENA_POLARITY (1), // shift_ena polarity
    .A_REG_USE_CE (1), // A-register use clock enable
    .B_REG_USE_CE (1), // B-register use clock enable
    .C_REG_USE_CE (1), // C-register use clock enable
    .OP_REG_USE_CE (1), // OP-register use clock enable
    .P_REG_USE_CE (1), // P-register use clock enable
    .W_REG_USE_CE (1), // W-register use clock enable
    .O_REG_USE_CE (1), // Oregister use clock enable
    .A_REG_USE_RST (1), // A-register use reset
    .B_REG_USE_RST (1), // B-register use reset
    .C_REG_USE_RST (1), // C-register use reset
    .OP_REG_USE_RST (1), // OP-register use reset
    .P_REG_USE_RST (1), // P-register use reset
    .W_REG_USE_RST (1), // W-register use reset
    .O_REG_USE_RST (1) // O-register use reset
)
dsp12_inst (
    .A (A), // 4-bit A input
    .B (B), // 4-bit B input
    .C (C), // 4-bit C input
    .CASCIN(0), // 12-bit cascadin, hard-wired from another DSP block
    .OP (2'b00), // 2-bit operation mode
    .SHIFT_ENA(1'b1), // 1-bit shift_ena input
    .CLK (clk), // 1-bit clock
    .CE (ce), // 1-bit clock enable
    .RST (rst), // 1-bit reset
    .O (O), // 12-bit output
    .CASCOUT(), // 12-bit cascout
);
```

感谢您的观看

www.elitestek.com



关注公众号



关注哔哩哔哩

免责声明：

- 1、任何在本文档上出现的信息仅作为参考，实际可能会有变动，请以实际情况为准。
- 2、本文档内任何一页未经允许禁止传播。
- 3、“易灵思”及“Trion”、“钛金系列”等产品均版权归属易灵思（深圳）科技有限公司。